在數字和模擬電路中，推挽輸出級因其高效率、低失真和強大的驅動能力而被廣泛應用。其中，由互補的N溝道與P溝道場效應晶體管（FET）構成的CMOS推挽緩沖器電路，是實現這一功能的核心結構。下面將詳細介紹其電路圖構成與工作原理。
一、 基本電路結構
一個典型的N/P溝道FET推挽緩沖器（或稱反相器、輸出級）的簡化電路圖如下所示：
`
Vdd (電源正極)
|
|
+-+
| | P溝道MOSFET (PMOS)
| | 源極(S)接Vdd
+-+
|
|---- 輸出端 (Output)
|
+-+
| | N溝道MOSFET (NMOS)
| | 源極(S)接地(GND)
+-+
|
GND (電源負極/地)
（兩管的柵極(G)連接在一起，作為輸入端(Input)；兩管的漏極(D)連接在一起，作為輸出端。）`
關鍵連接點：
1. 輸入端： PMOS和NMOS的柵極（G）相連，接收輸入信號（Vin）。
2. 輸出端： PMOS和NMOS的漏極（D）相連，提供輸出信號（Vout）。
3. 電源連接： PMOS的源極（S）接正電源（Vdd）；NMOS的源極（S）接負電源或地（GND）。
二、 工作原理（以數字邏輯為例）
該電路本質上是一個反相器，其工作狀態由輸入電壓（Vin）決定。
- 當輸入為高電平（Vin ≈ Vdd）時：
- PMOS： 柵源電壓
Vgs ≈ Vdd - Vdd = 0V，小于其開啟電壓（Vthp，通常為負值），因此PMOS截止，相當于開關斷開。
- NMOS： 柵源電壓
Vgs ≈ Vdd - 0 = Vdd，大于其開啟電壓（Vthn），因此NMOS充分導通，相當于開關閉合。
- 輸出結果： 輸出端通過導通的NMOS強有力地拉低至地電平（GND），即輸出低電平（Vout ≈ 0V）。此時從電源到地的靜態電流通路被截止的PMOS阻斷，功耗極低。
- 當輸入為低電平（Vin ≈ 0V）時：
- PMOS：
Vgs ≈ 0 - Vdd = -Vdd，其絕對值遠大于|Vthp|，因此PMOS充分導通。
- NMOS：
Vgs ≈ 0V，小于Vthn，因此NMOS截止。
- 輸出結果： 輸出端通過導通的PMOS強有力地拉高至電源電平（Vdd），即輸出高電平（Vout ≈ Vdd）。同樣，靜態功耗近乎為零。
- 在輸入電平切換過程中（過渡區）：
- 會有一個短暫的時刻，輸入電壓處于PMOS和NMOS的閾值電壓之間，導致兩管同時微弱導通，形成一條從Vdd到GND的瞬時電流通路（稱為“穿通電流”或“交越電流”）。這是動態功耗的主要來源之一。良好的設計會力求縮短這個過渡時間。
三、 作為緩沖器的特點與優勢
當此電路用作輸出緩沖器（Buffer）時，它并非總是以反相器形式出現（前端可加入反相級以實現同相緩沖），但其輸出級具備以下核心優點：
- 高輸入阻抗： FET柵極是絕緣的，輸入端幾乎不索取電流，對前級電路負載極輕。
- 低輸出阻抗： 無論在輸出高電平還是低電平時，都有一個晶體管處于深度導通狀態（工作在可變電阻區），能夠提供較大的拉電流（PMOS）或灌電流（NMOS），從而驅動重的容性負載（如長導線、其他MOS柵極）或阻性負載，并加快電壓跳變沿。
- 軌到軌輸出： 輸出電壓擺幅可以非常接近電源電壓Vdd和GND，充分利用了電源電壓，提高了噪聲容限和動態范圍。
- 靜態功耗極低： 在穩定邏輯狀態下，總有一個管子截止，靜態電流幾乎為零。這是CMOS技術的核心優勢。
四、 應用場合
這種N/P溝道FET推挽結構是構成幾乎所有現代數字集成電路（如微處理器、存儲器）中邏輯門的基礎。它也廣泛應用于：
- 時鐘驅動緩沖器
- 數據總線驅動器
- GPIO輸出端口
- D類音頻放大器的輸出級
- 開關電源中的柵極驅動電路
###
由互補的N溝道和P溝道FET構成的推挽緩沖器電路，通過兩管交替導通、截止的“推”與“拉”動作，實現了對輸出節點的高效、強力驅動。其簡潔的對稱結構、近乎理想的靜態特性以及優秀的動態性能，使之成為現代電子系統中不可或缺的基本電路單元。理解其工作原理是深入掌握數字電路與模擬輸出級設計的關鍵一步。
